Accueil >FORMATIONS >Unités d’enseignements (UEs) et supports >Unités d’enseignements (UEs) >AISL

NFA004 : Architecture des machines

Diplômes:  Licence STIG, mention informatique générale , Diplôme universitaire de technologie informatique , Titre RNCP (niveau III) analyste-programmeur
Enseignants:  Joëlle Delacroix
Mots clés:  Processeur , Architecture des machines , Bus , Mémoire cache , Norme USB , Unité centrale
UE:  NFA004 Architecture des machines
Fiche descriptive de l'UE: Cliquez ici

Responsable national : Joëlle Delacroix-Gouin
joelle.delacroix_gouin@cnam.fr



A LA UNE

Premier cours introduction le 04 mars 2016.


L’unité d’enseignement d’architecture des machines intervient dans le tronc commun des diplômes et certifications informatiques suivantes :

 DUT informatique
 Titre Analyste programmeur
 Licence STIC mention informatique générale L1

Cette unité d’enseignement est dispensée selon les modalités suivantes en 2015/2016

L’objectif de cet enseignement est de comprendre le fonctionnement d’un ordinateur. Dans ce cadre, on se propose d’étudier :

 Le codage des informations en machine : les circuits électroniques composant les puces de l’ordinateur (transistors) ne délivrent que deux états : 0-2 volts et 3-5 volts, assimilés en logique au niveau 0 et 1. Toutes les informations doivent donc être codées selon cet alphabet binaire. On étudie donc à titre d’exemples le codage des entiers signés, des flottants et des caractères.
 Le langage machine et les différents niveaux de langage de programmation. Le format des instructions machine est illustré à partir d’un exemple simplifié qui permet notamment d’aborder les principaux modes d’adressage et d’écrire quelques programmes assembleur simples.
 Le fonctionnement des principaux organes de la machine physique à savoir :
— Le processeur qui exécute les instructions du programme placé dans la mémoire centrale de l’ordinateur ;
— La hiérarchie de mémoire qui permet le stockage des programmes et données associées. On étudie notamment ici la composition de la mémoire centrale et le principe des caches du processeur ;
— Les bus et entrées-sorties.


MODALITES HTT et TO
L’unité d’enseignement est organisée autour de cours et de séances d’exercices dirigés.

LES COURS
Premier cours la semaine du 04/03/2016

LES EDS
les eds démarrent la semaine du 18 mars


MODALITES FOD

Les cours et ed avec corrigés sont disponibles sur la plate forme pleiad. Un planning vous renseigne sur l’activation des séances et leur disponibilités. 4 regroupements non obligatoires sont programmés sur le semestre. Un tutorat à distance via mail et forum est assuré.


VALIDATION DE L’UE

L’unité d’enseignement est sanctionnée par un examen final et un ensemble de devoirs. Une note minimale de 10 / 20 est requise pour valider l’unité.
Les devoirs valent pour 1/4 de la note.
L’examen vaut pour les 3/4 restants.
Une session de rattrapage est organisée en second semestre.


Bibliographie

ARCHITECTURE DES MACHINES ET DES SYSTEMES INFORMATIQUES
A. Cazes - J. Delacroix. DUNOD troisième édition


 Forum de discussion
 Supports de cours
 énoncés et corrigés des eds